Промежуточные результаты разработки майнера нового поколения — Multiclet!

Процессор MultiCell S1 состоит из 4-х кластеров, объединенных шиной AXI. Каждый кластер включает 4 ядра, каждое из которых, в свою очередь, состоит из 4-х клеток. Клетка представляет собой процессорное устройство, система команд которого ориентирована на выполнение вычислительных задач. Все клетки идентичны.

Для хранения и доступа к большим объемам данных к шине подключены два контроллера DDR4 (включая физический уровень), а для взаимодействия с внешней средой подключен контроллер PCIe (также с физическим уровнем) на 4 лайна.
Аппаратное обеспечение. На данный момент разработан и отработан на тестах RTL код кластера. Проведен пробный логический синтез (28 нм) для предварительной оценки параметров по занимаемой площади и быстродействию. С использованием нет-листа, полученного при синтезе, проведен пробный топологический синтез. Создан предварительный floorplan процессора. Результаты синтезов подтверждают достижимость кластером заявленных параметров по быстродействию (1,5 Ггц) и площади. Для сокращения сроков отработки процессора в полном объеме (с использованием моделей IP блоков, поставляемыми совместно с блоками), проводится отработка взаимодействия кластера и шины с использованием средств FPGA Xilinx (V6).

Программное обеспечение. Разработан ассемблер и линковщик, которые сданы в эксплуатацию и используются при написании тестов процессора. Для отладки ассемблерных и С программ создана программная модель процессора и включена в отладочную среду Geany. Разработана альфа-версия С компилятора и начата его пробная эксплуатация на тестовых наборах (CoreMark и т.п.) для оценки производительности.